

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 4月17日

出 顧 番 号

Application Number:

特願2001-118413

[ST.10/C]:

[JP2001-118413]


出願人


Applicant(s):

株式会社日立製作所

2002年 3月19日

特許庁長官 Commissioner, Japan Patent Office







501.41261X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

ARAI et al

Serial No.:

10/085,063

Filed:

March 1, 2002

For:

FABRICATION METHOD OF SEMICONDUCTOR

INTEGRATED CIRCUIT DEVICE

LETTER CLAIMING RIGHT OF PRIORITY

Assistant Commissioner for Patents Washington, D.C. 20231

June 3, 2002

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, applicants hereby claim the right of priority based on:

Japanese Application No. 2001-118413 filed on April 17, 2001

A certified copy of said Japanese application document is attached hereto.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

William I. Solomon

Registration No. 28,565

Tel.: 703-312-6600

WIS/slk Enclosure

特2001-118413

【書類名】 特許願

【整理番号】 H00020921

【提出日】 平成13年 4月17日

【あて先】 特許庁長官殿 、

【国際特許分類】 H01L 21/304

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 荒井 利行

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 河合 亮成

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 土山 洋史

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 金井 史幸

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 中林 伸一

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路装置の製造方法

【特許請求の範囲】

 Δ

【請求項1】 (a) 半導体ウェハの表面に単層または積層の第1 絶縁膜を成膜する工程、

- (b) 前記半導体ウェハのエッジにおける前記第1絶縁膜を除去する工程、
- (c) 前記(b) 工程後に、前記第1絶縁膜をパターニングする工程、
- (d)前記(c)工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハを エッチングする工程、
- (e)前記(d)工程後に、前記第1絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (f)前記第2絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項2】 請求項1記載の半導体集積回路装置の製造方法において、前記(b)工程は、スラリまたは砥石を用いる研磨手段により研磨することで行うことを特徴とする半導体集積回路装置の製造方法。

【請求項3】 請求項2記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラムの各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項1記載の半導体集積回路装置の製造方法において、前記(b)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項5】 (a) 半導体ウェハの表面に単層または積層の第1 絶縁膜を成膜する工程、

- (b) 前記第1絶縁膜をパターニングする工程、
- (c) 前記(b) 工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハを

エッチングする工程、

٨

- (d)前記(c)工程後に、前記第1絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (e) 前記第2絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (f)前記(e)工程後に、前記半導体ウェハのエッジにおいて、前記第1絶縁膜を研磨終点として前記第2絶縁膜を研磨する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項6】 請求項5記載の半導体集積回路装置の製造方法において、前記(f)工程は、スラリまたは砥石を用いる研磨手段により研磨することで行うことを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項6記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラム各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項5記載の半導体集積回路装置の製造方法において、前記(f)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項9】 (a) 半導体ウェハの表面に第3 絶縁膜を成膜する工程、

- (b) 前記第3 絶縁膜をパターニングする工程、
- (c)前記(b)工程後に、前記第3絶縁膜上を含む前記半導体ウェハ上に第1 導電性膜を成膜する工程、
- (d) 前記(c) 工程後に、前記半導体ウェハのエッジにおける前記第1導電性膜を除去する工程、
- (e) 前記半導体ウェハの半導体チップ取得領域上の前記第3絶縁膜の表面を研 磨終点として、前記第1導電性膜を機械的および化学的に研磨する工程、 を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項10】 請求項9記載の半導体集積回路装置の製造方法において、

前記(d)工程は、スラリまたは砥石を用いる研磨手段により研磨することで行うことを特徴とする半導体集積回路装置の製造方法。

【請求項11】 請求項10記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラムの各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項9記載の半導体集積回路装置の製造方法において、前記(d)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項13】 請求項9記載の半導体集積回路装置の製造方法において、前記第1導電性膜が銅膜または銅合金膜である場合には、前記(d)工程において前記半導体ウェハのエッジの前記第3絶縁膜も所定の膜厚だけ除去することを特徴とする半導体集積回路装置の製造方法。

【請求項14】 (a) 半導体ウェハの表面に第3 絶縁膜を成膜する工程、

(b) 前記第3絶縁膜をパターニングする工程、

 Δ

- (c) 前記(b) 工程後に、前記第3絶縁膜上を含む前記半導体ウェハ上に第1 導電性膜を成膜する工程、
- (d) 前記半導体ウェハの半導体チップ取得領域上の前記第3絶縁膜の表面を研磨終点として、前記第1導電性膜を機械的および化学的に研磨する工程、
- (e) 前記(d) 工程後に、前記半導体ウェハのエッジにおける前記第1導電性膜を除去する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項15】 請求項14記載の半導体集積回路装置の製造方法において、前記(e)工程は、スラリまたは砥石を用いる研磨手段により研磨することで行うことを特徴とする半導体集積回路装置の製造方法。

【請求項16】 請求項15記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラムの各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェ

ハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項17】 請求項14記載の半導体集積回路装置の製造方法において、前記(e)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項18】 請求項14記載の半導体集積回路装置の製造方法において、前記第1導電性膜が銅膜または銅合金膜である場合には、前記(e)工程において前記半導体ウェハのエッジの前記第3絶縁膜も所定の膜厚だけ除去することを特徴とする半導体集積回路装置の製造方法。

【請求項19】 (a) 半導体ウェハ上に第1導電性膜を成膜する工程、

- (b) スラリまたは砥石を用いる研磨手段により前記半導体ウェハのエッジにおける前記第1導電性膜を除去する工程、
- (c)前記(b)工程後に、前記第1導電性膜をパターニングし、配線を形成する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項20】 (a)半導体ウェハ上に第1導電性膜を成膜する工程、

- (b) 前記第1導電性膜をパターニングし、配線を形成する工程、
- (c) 前記(b) 工程後に、スラリまたは砥石を用いる研磨手段により前記半導体ウェハのエッジにおける前記第1導電性膜を除去する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項21】 (a) 半導体ウェハ上に第1 導電性膜を成膜する工程、

- (b) 前記第1導電性膜をパターニングし第1配線を形成する工程、
- (c) 前記第1配線上を含む前記半導体ウェハ上に第4絶縁膜を成膜する工程、
- (d) 前記半導体ウェハのエッジにおける前記第4絶縁膜を除去する工程、
- (e) 前記(d) 工程後に、前記第4 絶縁膜の表面を機械的および化学的に研磨 し、その表面を平坦化する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項22】 請求項21記載の半導体集積回路装置の製造方法において、前記(d)工程は、スラリまたは砥石を用いる研磨手段により研磨することで

行うことを特徴とする半導体集積回路装置の製造方法。

, P.

【請求項23】 請求項22記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラムの各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項24】 請求項21記載の半導体集積回路装置の製造方法において、前記(d)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項25】 (a) 半導体ウェハ上に第1 導電性膜を成膜する工程、

- (b) 前記第1導電性膜をパターニングし第1配線を形成する工程、
- (c) 前記第1配線上を含む前記半導体ウェハ上に第4絶縁膜を成膜する工程、
- (d) 前記第4 絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (e) 前記(d) 工程後に、前記半導体ウェハのエッジにおける前記第4 絶縁膜を除去する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項26】 請求項25記載の半導体集積回路装置の製造方法において、前記(e)工程は、スラリまたは砥石を用いる研磨手段により研磨することで行うことを特徴とする半導体集積回路装置の製造方法。

【請求項27】 請求項26記載の半導体集積回路装置の製造方法において、前記研磨手段は複数の研磨ドラムを有し、前記複数の研磨ドラムの各々は、前記半導体ウェハのエッジにそれぞれ異なる領域において接触し、前記半導体ウェハのエッジの形状に応じて、その接触する角度が変化することを特徴とする半導体集積回路装置の製造方法。

【請求項28】 請求項25記載の半導体集積回路装置の製造方法において、前記(e)工程はドライエッチングまたはウェットエッチングにより行われることを特徴とする半導体集積回路装置の製造方法。

【請求項29】 (a) 半導体ウェハの表面に単層または積層の第1絶縁膜

を成膜する工程、

- (b) 前記半導体ウェハのエッジにおける前記第1絶縁膜を除去する工程、
- (c) 前記(b) 工程後に、前記第1絶縁膜をパターニングする工程、
- (d) 前記(c) 工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハを エッチングする工程、
- (e) 前記(d)工程後に、前記第1絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (f)前記第2絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (g) 前記(f)工程後に、前記半導体ウェハ上に第3 絶縁膜を成膜する工程、
- (h) 前記半導体ウェハのエッジにおける前記第3絶縁膜を除去する工程、
- (i)前記(h)工程後に、前記第3絶縁膜の表面を機械的および化学的に研磨 し、その表面を平坦化する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項30】 (a) 半導体ウェハの表面に単層または積層の第1絶縁膜を成膜する工程、

- (b) 前記半導体ウェハのエッジにおける前記第1絶縁膜を除去する工程、
- (c) 前記(b) 工程後に、前記第1絶縁膜をパターニングする工程、
- (d) 前記(c)工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハをエッチングする工程、
- (e) 前記(d) 工程後に、前記第1絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (f)前記第2絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (g) 前記(f)工程後に、前記半導体ウェハ上に第3 絶縁膜を成膜する工程、
- (h) 前記第3絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (i)前記(h)工程後に、前記半導体ウェハのエッジにおける前記第3絶縁膜を除去する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項31】 (a) 半導体ウェハの表面に単層または積層の第1 絶縁膜を成膜する工程、

- (b) 前記第1絶縁膜をパターニングする工程、
- (c)前記(b)工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハを エッチングする工程、
- (d) 前記(c) 工程後に、前記第1 絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (e) 前記第2絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (f)前記(e)工程後に、前記半導体ウェハのエッジにおいて、前記第1絶縁膜を研磨終点として前記第2絶縁膜を研磨する工程、
 - (g) 前記(f)工程後に、前記半導体ウェハ上に第3絶縁膜を成膜する工程、
 - (h) 前記半導体ウェハのエッジにおける前記第3 絶縁膜を除去する工程、
- (i)前記(h)工程後に、前記第3絶縁膜の表面を機械的および化学的に研磨 し、その表面を平坦化する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項32】 (a) 半導体ウェハの表面に単層または積層の第1絶縁膜を成膜する工程、

- (b) 前記第1 絶縁膜をパターニングする工程、
- (c) 前記(b) 工程後に、前記第1絶縁膜をマスクとして前記半導体ウェハを エッチングする工程、
- (d) 前記(c) 工程後に、前記第1 絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程、
- (e) 前記第2 絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (f)前記(e)工程後に、前記半導体ウェハのエッジにおいて、前記第1 絶縁膜を研磨終点として前記第2 絶縁膜を研磨する工程、
- (g) 前記 (f) 工程後に、前記半導体ウェハ上に第3 絶縁膜を成膜する工程、

- (h) 前記第3 絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程、
- (i)前記(h)工程後に、前記半導体ウェハのエッジにおける前記第3絶縁膜を除去する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置の製造方法に関し、特に、半導体ウェハへの加工工程を含む半導体集積回路装置の製造方法に適用して有効な技術に関するものである。

[0002]

【従来の技術】

本発明者らは、ウェハのエッジからの異物の発生を防ぐという観点から公知例を調査した。

[0003]

たとえば、特開2000-68273号公報には、CMP法により金属膜を研磨しパターンを形成した後に、ウェハの素子形成面のエッジに残った金属膜をウェットエッチング法、レーザまたはCMP法を用いて除去することにより、そのエッジからの異物の発生を防ぐ技術について開示されている。

[0004]

また、ウェハのエッジを研磨する研磨装置については、特開平11-1049 42号公報、特開平11-90803号公報、特開平11-48109号公報、 特開平11-33888号公報、特開平10-328989号公報、特開平10 -309666号公報、特開平10-296641号公報、特開平4-3493 1号公報および特開昭64-71656号公報などにおいて開示されている。

[0005]

【発明が解決しようとする課題】

半導体集積回路装置を構成する配線の抵抗の低減に関して、配線材料に銅系材

料(銅または銅合金)を用いたダマシン(Damascene)法の適用が進められている。このダマシン法は、絶縁膜に配線形成用の溝を形成した後、その絶縁膜上および配線形成用の溝内に配線形成用の導体膜を被着し、さらに、その導体膜の不要な部分を化学機械研磨法(CMP; Chemical Mechanical Polishing)等により除去し、上記溝内のみに導体膜を残すことにより配線形成用の溝内に埋込配線を形成する方法である。この方法によれば、配線の寸法を通常構造の配線の寸法に比べて小さくすることができ、特に、エッチング法による微細加工が困難な銅系材料の加工寸法を小さくできる。

[0006]

本発明者らは、CMP法を用いた工程において、製品となる半導体チップ(以下、チップと略す)を取得できない領域を含んだ半導体ウェハ(以下、ウェハと略す)の全面にパターンを形成する方法を検討している。これは、CMP法による研磨における研磨の均一性が、ウェハに形成されたパターンの有無に影響を受けやすいからである。また、パターンを転写するための露光に要する時間を短縮するために、製品となる半導体チップを取得できない領域はCMP法による研磨の均一性が保てる程度に小さく設定している。

[0007]

ところで、DRAM (Dynamic Random Access Memory) などの半導体集積回路 装置の歩留りは、その製造に用いられるウェハに付着する異物によって大きく影響される。特に、その異物は、ウェハのエッジからの発生が多くなっている。

[0008]

ウェハは、製品となる半導体チップの取得が可能な素子形成面が平坦であるのに対し、そのエッジにおいては平坦な面に対して角度がついたラウンド状態となっている。本発明者らは、このラウンド状態となった部分において薄膜が剥離し、異物の発生源となることを見出した。

[0009]

たとえばSTI (Shallow Trench Isolation) 工程を例に取って、上記薄膜の 剥離のメカニズムについて説明する。

[0010]

まず、ウェハの表面にパッド酸化膜を形成した後、そのパッド酸化膜上に窒化シリコン膜を成膜する。続いて、フォトレジスト膜を用いたドライエッチングにより窒化シリコン膜をパターニングした後、そのフォトレジスト膜と残った窒化シリコン膜をマスクにパッド酸化膜およびウェハをエッチングすることにより、ウェハに溝を形成する。次に、その溝の内部に薄い酸化膜を形成した後、ウェハ上に酸化シリコン膜を堆積する。続いて、その酸化シリコン膜に対してデンシファイを行った後、CMP法により上記窒化シリコン膜を研磨終点として酸化シリコン膜を研磨することにより、上記溝の内部に酸化シリコン膜を残す。

[0011]

ところが、上記したように、ウェハは半導体チップの取得が可能な素子形成面が平坦であるのに対し、そのエッジにおいては平坦な面に対して角度がついたラウンド状態となっている。そのため、そのエッジにおいてパターニングされたパッド酸化膜および窒化シリコン膜の上部は上記酸化シリコン膜に覆われたままの状態となる。上記工程後にパッド酸化膜および窒化シリコン膜は除去するが、ウェハエッジのパッド酸化膜および窒化シリコン膜は、酸化シリコン膜に覆われた状態となっていることから除去されることなく残ってしまう。

[0012]

その後、ウェハに不純物イオンを打ち込むことによりウェルを形成した後、H F(フッ酸)系の洗浄液を用いた洗浄工程により、ウェハエッジのパッド酸化膜 および窒化シリコン膜を覆っていた酸化シリコン膜が除去され、そのパッド酸化 膜および窒化シリコン膜が露出する。その際、パッド酸化膜がエッチングされ、 その上部の窒化シリコン膜が剥離して異物となる問題がある。さらにその後の工程においても、HF洗浄等の工程が繰り返されることから、その各々の工程においてパッド酸化膜がエッチングされ、その上部の窒化シリコン膜が剥離して異物 となる可能性を有している。

[0013]

本発明の目的は、半導体集積回路装置の製造工程中における、ウェハからの異物の発生を防ぐ技術を提供することにある。

[0014]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0015]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0016]

すなわち、本発明は、半導体ウェハの表面に第1絶縁膜を成膜する工程と、前記半導体ウェハのエッジにおける前記第1絶縁膜を除去する工程と、前記第1絶縁膜の除去工程後に前記第1絶縁膜をパターニングする工程と、前記第1絶縁膜をパターニング後に前記第1絶縁膜上を含む前記半導体ウェハ上に第2絶縁膜を成膜する工程とを含むものである。

[0017]

また、本発明は、半導体ウェハの表面に第1 絶縁膜を成膜する工程と、前記第1 絶縁膜をパターニングする工程と、前記第1 絶縁膜をパターニング後に前記第1 絶縁膜上を含む前記半導体ウェハ上に第2 絶縁膜を成膜する工程と、前記第2 絶縁膜の表面を機械的および化学的に研磨し、その表面を平坦化する工程と、前記第2 絶縁膜の表面を平坦化した後に、前記半導体ウェハのエッジにおいて、前記第1 絶縁膜を研磨終点として前記第2 絶縁膜を研磨する工程とを含むものである。

[0018]

また、本発明は、半導体ウェハの表面に第3絶縁膜を成膜する工程と、前記第3絶縁膜をパターニングする工程と、前記第3絶縁膜をパターニング後に、前記半導体ウェハ上に第1導電性膜を成膜する工程と、前記第1導電性膜を成膜後に、前記半導体ウェハのエッジにおける前記第1導電性膜を除去する工程と、前記半導体ウェハの半導体チップ取得領域上の前記第3絶縁膜の表面を研磨終点として、前記第1導電性膜を研磨する工程とを含むものである。

[0019]

また、本発明は、半導体ウェハの表面に第3絶縁膜を成膜する工程と、前記第

3 絶縁膜をパターニングする工程と、前記第3 絶縁膜をパターニング後に、前記 半導体ウェハ上に第1 導電性膜を成膜する工程と、前記半導体ウェハの半導体チップ取得領域上の前記第3 絶縁膜の表面を研磨終点として、前記第1 導電性膜を 研磨する工程、前記第1 導電性膜を研磨した後に前記半導体ウェハのエッジにお ける前記第1 導電性膜を除去する工程とを含むものである。

[0020]

【発明の実施の形態】

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

[0021]

ウェハとは、集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体集積回路装置と言う時は、シリコンウェハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨が明示された場合を除き、TFT(Thin-Film-Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の絶縁基板上に作られるもの等も含むものとする。

[0022]

素子形成面とは、ウェハの主面であって、その面にフォトリソグラフィ技術に より複数のチップ領域に対応するデバイスパターンが形成される面を言う。

[0023]

ウェハのエッジとは、ウェハの外周部においてウェハの主面および裏面の平坦な面に対して角度がついた領域を言い、本願においては、ウェハの主面および裏面の平坦な面における外端部から製品となるチップが取得できる領域の間の一部の領域も含む。

[0024]

転写パターンとは、マスクによってウェハ上に転写されたパターンであって、 具体的にはレジストパターンおよびレジストパターンをマスクとして実際に形成 されたウェハ上のパターンを言う。 [0025]

レジストパターンとは、感光性樹脂膜(レジスト膜)をフォトリソグラフィ技術によりパターニングした膜パターンを言う。なお、このパターンには、該当する部分に関して全く開口のない単なるレジスト膜を含む。

[0026]

化学機械研磨とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行うことを言い、本願においてはその他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨を行う方法、その他の固定砥粒を使用するもの、および砥粒を使用しない砥粒フリーCMPなども含むものとする。

.. [0027]

以下の実施の形態においては、便宜上その必要があるときには複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

[0028]

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

[0029]

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む) は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を 除き、必ずしも必須のものではないことは言うまでもない。

[0030]

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

[0031]

また、本実施の形態で用いる図面においては、平面図であっても図面を見易く するために、ウェハにおいて製品となるチップを取得できない領域に形成された 転写パターンにハッチングを付す。

[0032]

また、本実施の形態においては、電界効果トランジスタを代表するMISFE T (Metal Insulator Semiconductor Field Effect Transistor) をMISと略し、pチャネル型のMISFETをpMISと略し、nチャネル型のMISFE TをnMISと略す。

[0033]

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

[0034]

(実施の形態1)

本実施の形態1は、たとえば半導体基板のp型ウェルにnMISQnが形成された半導体集積回路装置の製造方法に本発明を適用したものである。

[0035]

図1および図2は、本実施の形態1のウェハ(半導体基板)1の要部断面図である。図1においては特にウェハ1のエッジ付近を示し、図2においては、特にウェハ1における素子形成面付近を拡大して示している。

[0036]

まず、図1および図2に示すように、たとえば比抵抗が10Ωcm程度の単結晶シリコンからなるウェハ(半導体基板)1を用意する。図2は、ウェハ1におけるデバイス面付近を拡大して示した要部断面図である。本実施の形態1において、このウェハ1は、その厚さが750μm程度であり、その外周部は半径350μm程度のラウンド状態となっている。また、本実施の形態1において、ウェハ1のエッジの幅Xは、ウェハ1の外周端部から5mm程度となっている。

[0037]

続いて、ウェハ1を850℃程度で熱処理して、その表面に膜厚10nm程度の薄い酸化シリコン膜(パッド酸化膜)2(第1絶縁膜)を形成し、次いでこの酸化シリコン膜の上に膜厚120nm程度の窒化シリコン膜3(第1絶縁膜)をCVD(Chemical Vapor Deposition)法で堆積する。酸化シリコン膜2は、後の工程で素子分離溝の内部に埋め込まれる酸化シリコン膜をデンシファイ(焼き締め)するときなどに基板に加わるストレスを緩和する目的で形成される。また、窒化シリコン膜3は酸化されにくい性質を持つので、その下部(活性領域)のウェハ1の表面の酸化を防止するマスクとして利用される。

[0038]

次に、図3に示すように、ウェハ1のエッジにおける酸化シリコン膜2および窒化シリコン膜3を除去する。これにより、ウェハ1のエッジに酸化シリコン膜2および窒化シリコン膜3が残ることを防ぐことができる。すなわち、後の洗浄工程において、その酸化シリコン膜2および窒化シリコン膜3が剥離して、ウェハ1に再度付着することにより、本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。また、このウェハ1のエッジの酸化シリコン膜2および窒化シリコン膜3の除去工程においては、除去工程後に酸化シリコン膜2および窒化シリコン膜3の端部の面Sがウェハ1の素子形成面に対して5°~75°程度の角度が付くようにする。それにより、後の工程で薄膜を堆積する際に、面Sからウェハ1の表面にかけてのその薄膜のカバレッジが低下することを防ぐことができる。

[0039]

上記の酸化シリコン膜 2 および窒化シリコン膜 3 を除去する工程は、複数個の研磨ドラムを用いて行うものであり、たとえば図4に示すような3個の研磨ドラム4 A~4 C(研磨手段)を用いる場合を例示することができる。複数個の研磨ドラムを用いることにより、ウェハ1のエッジの全域を研磨することが容易になり、研磨に要する時間を短縮することができる。研磨ドラム4 A~4 Cは、その外周部に軟質の研磨パッドが巻き付けられており、研磨時にはその研磨面に、たとえばコロイダルシリカ、酸化セリウムまたは酸化アルミナなどのスラリを供給することにより研磨を行う。

[0040]

図5~図7は、それぞれA-A線(図4参照)、B-B線(図4参照)および C-C線(図4参照)での断面図である。

[0041]

図5〜図7に示すように、研磨ドラム4Aは相対的にウェハ1のエッジの上面 (素子形成面) 側を研磨し、研磨ドラム4Bは相対的にウェハ1のエッジの中央を研磨し、研磨ドラム4Cは相対的にウェハ1のエッジの下面 (裏面)を研磨している。また、研磨ドラム4A〜4Cはそれぞれ異なる角度 01〜03でウェハ1と接触し、回転することによって研磨を行う。そのため、ウェハ1のエッジ全域において酸化シリコン膜2および窒化シリコン膜3を除去することが可能となっている。

[0042]

ウェハ1のエッジの形状は、たとえば図8に示すようなエッジが弧を描いた形状の、いわゆるフルラウンドタイプや、図9に示すようなエッジの端部が平坦になった、いわゆる先端フラットタイプなどがある。本実施の形態1においては、上記研磨ドラム4A~4Cがウェハ1と接触する角度 01~03は、ウェハ1のエッジの形状に応じて適宜設定することが可能となっている。また、角度 01~03は、除去する酸化シリコン膜2および窒化シリコン膜3の成膜状態に応じて適宜設定することが可能である。すなわち、本実施の形態1の研磨ドラム4A~4Cを用いることにより、図8および図9に示したような種々のウェハ1のエッジ形状に対して、そのエッジ全域において酸化シリコン膜2および窒化シリコン膜3を除去することができる。

[0043]

また、上記研磨ドラム4A~4Cは、その回転数およびウェハ1と接触する圧力を適宜設定し、研磨速度を変えることが可能である。すなわち、ウェハ1の規格による上記したようなウェハ1のエッジの形状や、酸化シリコン膜2および窒化シリコン膜3の成膜状態に応じて、研磨ドラム4A~4Cの最適な研磨速度を設定することができる。

[0044]

また、後の工程で、ウェハ1のエッジに成膜した他の薄膜を研磨ドラム4A~4 Cを用いて除去する場合においても、角度 θ 1 \sim θ 3 および研磨ドラム4A~4 Cの最適な研磨速度を設定することにより、ウェハ1のエッジ全域においてその薄膜を除去することができる。図10に示すように、薄膜T1が相対的にウェハ1の上面(素子形成面)側にのみ成膜されている場合には、 θ 1 = 1 5 0°、 θ 2 = 1 2 0°、 θ 3 = 6 0° とすることを例示できる。この時、研磨ドラム4 A、4 Bのみで除去対象の薄膜を除去可能であれば、研磨ドラム4 Cは省略することができる。

[0045]

一方、図11に示すように、薄膜T1がウェハ1の上面(素子形成面)から下面(裏面)付近まで成膜されている場合、もしくはウェハ1の全面に成膜されている場合などには、 θ 1=135°、 θ 2=90°、 θ 3=45°とすることを例示できる。このように角度 θ 1 \sim θ 3を設定することにより、ウェハ1のエッジにおける薄膜T1の除去を短時間で行うことが可能となる。

[0046]

なお、本実施の形態1においては、研磨ドラム4A~4Cを用いてウェハ1の エッジにおける酸化シリコン膜2および窒化シリコン膜3を除去する方法につい て示したが、研磨ドラム4A~4Cの代わりにドライエッチング法またはウェッ トエッチング法によって上記酸化シリコン膜2および窒化シリコン膜3を除去し てもよい。

[0047]

次に、図12および図13に示すように、ウェハ1上にフォトレジスト膜5を塗布した後、マスクを用いた露光処理によりそのフォトレジスト膜5をパターニングする。この時、図14に示すように、チップを取得できるチップ領域A1の周囲のダミー露光領域(斜線部)A2においても、上記フォトレジスト膜5はパターニングされる。これは、後のCMP法による研磨工程時において、研磨の均一性を向上させるためである。

[0048]

次に、図15および図16に示すように、フォトレジスト膜5をマスクにした

ドライエッチングにより、素子分離領域の窒化シリコン膜3と酸化シリコン膜2とを除去する。続いて、窒化シリコン膜3をマスクにしたドライエッチングで素子分離領域のウェハ1に深さ350nm程度の溝6を形成する。

[0049]

次に、図17および図18に示すように、エッチングで溝6の内壁に生じたダメージ層を除去するために、ウェハ1を1000℃程度で熱処理して溝6の内壁に膜厚10nm程度の薄い酸化シリコン膜7を形成する。続いて、ウェハ1上に膜厚380nm程度の酸化シリコン膜8(第2絶縁膜)をCVD法で堆積し、次いで酸化シリコン膜8の膜質を改善するために、ウェハ1を熱処理して酸化シリコン膜8をデンシファイ(焼き締め)する。

[0050]

次に、図19および図20に示すように、窒化シリコン膜3をストッパに用いたCMP法で酸化シリコン膜8を研磨して溝6の内部に残すことにより、表面が平坦化された素子分離溝を形成する。続いて、図21および図22に示すように、熱リン酸を用いたウェットエッチングでウェハ1の活性領域上に残った窒化シリコン膜3および酸化シリコン膜2を除去する。既に、ウェハ1のエッジにおいては、窒化シリコン膜3および酸化シリコン膜2は除去されていることから、そのエッジにおいて酸化シリコン膜8に覆われた窒化シリコン膜3および酸化シリコン膜2は存在しない。すなわち、後の洗浄工程において、その窒化シリコン膜3および酸化シリコン膜2は存在しない。すなわち、後の洗浄工程において、その窒化シリコン膜3および酸化シリコン膜2が剥離して異物となることを防ぐことができる。

[0051]

次に、図23に示すように、ウェハ1に熱処理を施して、ウェハ1の主面にイオン打ち込みの際のパッド酸化膜となる薄い酸化シリコン膜(図示せず)を形成する。続いて、ウェハ1のnMISを形成する領域にn型不純物、たとえばB(ホウ素)をイオン注入してp型ウエル9を形成する。このp型ウェル9を形成した後、このイオン打ち込み工程に用いた上記酸化シリコン膜をHF(フッ酸)系の洗浄液を使って除去する。この時、酸化シリコン膜8の表面もウエットエッチングされるため、酸化シリコン膜8の表面高さとp型ウェル9が形成された領域のウェハ1の表面高さとは同程度になる。

[0052]

次に、図24に示すように、ウェハ1をウェット酸化してp型ウエル9の表面に膜厚3.5 nm程度の清浄なゲート酸化膜10を形成する。続いて、ウェハ1上に膜厚90~100 nm程度のノンドープ多結晶シリコン膜をCVD法で堆積する。続いて、イオン注入用のマスクを用いて、p型ウエル9の上部のノンドープ多結晶シリコン膜に、たとえばP(リン)をイオン注入してn型多結晶シリコン膜を形成する。さらに、そのn型多結晶シリコン膜の表面に酸化シリコン膜を堆積して積層膜を形成し、フォトリソグラフィによりパターニングされたフォトレジスト膜をマスクとしてその積層膜をエッチングし、ゲート電極11およびキャップ絶縁膜12を形成する。なお、ゲート電極11の上部にWSix MoSix TiSix TaSixまたはCoSixなどの高融点金属シリサイド膜を積層してもよい。キャップ絶縁膜12は、たとえばCVD法により形成することができる。

[0053]

続いて、ゲート電極11の加工に用いたフォトレジスト膜を除去した後、p型ウエル9にn型不純物、たとえばPをイオン注入してゲート電極11の両側のp型ウエル9にn⁻型半導体領域13を形成する。

[0054]

続いて、ウェハ1上に膜厚100nm程度の酸化シリコン膜をCVD法で堆積し、反応性イオンエッチング(RIE)法を用いてこの酸化シリコン膜を異方性エッチングすることにより、nMISのゲート電極11の側壁にサイドウォールスペーサ14を形成する。続いて、p型ウエル9にn型不純物、例えばAs(ヒ素)をイオン注入してnMISのn⁺型半導体領域15(ソース、ドレイン)を形成する。これにより、nMISQnにLDD (Lightly Doped Drain) 構造のソース、ドレイン領域が形成され、nMISQnが完成する。

[0055]

次に、図25に示すように、ウェハ1上にCVD法で酸化シリコン膜16を堆積する。この後、上記研磨ドラム4A~4C(図4~図7参照)を用いて、ウェハ1のエッジを研磨することにより、ウェハ1のエッジに堆積している酸化シリ

コン膜16を除去してもよい。これにより、ウェハ1のエッジにおいて酸化シリコン膜16が剥離する可能性をなくすことができる。すなわち、その剥離した酸化シリコン膜16が異物となり、本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを未然に防ぐことができる。

[0056]

続いて、その酸化シリコン膜16を、たとえばCMP法で研磨することにより、その表面を平坦化する。さらに、ウェハ1の主面のn⁺型半導体領域15上の酸化シリコン膜16に、フォトリソグラフィ技術を用いて接続孔17を開孔する。なお、上記のウェハ1のエッジにおける酸化シリコン膜16を除去する工程は、酸化シリコン膜16の表面を平坦化する工程の後もしくは接続孔17を開孔する工程の後としてもよい。

[0057]

次に、ウェハ1上に、スパッタリング法により、たとえば窒化チタンなどのバリア導体膜18Aを形成し、さらにCVD法により、たとえばタングステンなどの導電性膜18Bを堆積する。続いて、接続孔17以外の酸化シリコン膜16上のバリア導体膜18Aおよび導電性膜18BをたとえばCMP法により除去し、プラグ18を形成する。

[0058]

次に、図26に示すように、ウェハ1上に、たとえばプラズマCVD法にて窒化シリコン膜を堆積し、膜厚が約100nmのエッチストッパ膜19 (第3絶縁膜)を形成する。このエッチストッパ膜19は、その上層の絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するためのものである。

[0059]

続いて、たとえばエッチストッパ膜19の表面にCVD法にてフッ素を添加したSiOF(酸化シリコン)膜を堆積し、膜厚が約400nmの絶縁膜20(第3絶縁膜)を堆積する。絶縁膜20としてSiOF膜を用いた場合、そのSiOF膜は低誘電率膜であるので、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。この時のウェハ1のエッジ付近

を図27に示す。なお、図27中においては、この後の絶縁膜を堆積する工程および配線溝を形成する工程をわかりやすくするために、ウェハ1、酸化シリコン膜16、絶縁膜20および配線溝21以外の部材については図示を省略している

[0060]

ここで、上記酸化シリコン膜16の場合と同様に、研磨ドラム4A~4C(図4~図7参照)を用いて、ウェハ1のエッジを研磨することにより、ウェハ1のエッジに堆積しているエッチストッパ膜19および絶縁膜20を除去してもよい。これにより、ウェハ1のエッジにおいてエッチストッパ膜19および絶縁膜20が剥離する可能性をなくすことができる。すなわち、その剥離したエッチストッパ膜19および絶縁膜20が異物となり、本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを未然に防ぐことができる。

[0061]

続いて、前記図26に示すように、絶縁膜20を、たとえばCMP法で研磨することにより、その表面を平坦化する。その後、エッチストッパ膜19および絶縁膜20を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、配線溝21を形成する。なお、上記のウェハ1のエッジに堆積しているエッチストッパ膜19および絶縁膜20を除去する工程は、絶縁膜20の表面を平坦化する工程の後もしくは配線溝21を形成する工程の後としてもよい。

[0062]

続いて、配線溝21の底部に露出したプラグ18の表面の反応層を除去するために、Ar(アルゴン)雰囲気中にてスパッタエッチングによるウェハ1の表面処理を行う。このときのスパッタエッチング量は、PTTEOS(Plasma Tetra ethylorthosilicate)膜に換算して20Å~180Å程度、好ましくは100Å程度とすることを例示できる。なお、本実施の形態に1おいては、アルゴン雰囲気中におけるスパッタエッチングによりプラグ18の表面の反応層を除去する場合を例示したが、たとえばH2(水素)やCO(一酸化炭素)のような還元性ガスや、還元性ガスと不活性ガスとの混合雰囲気中でのアニール処理により反応層を十分に除去できるなら、このアニール処理とスパッタエッチング処理を置き換

えてもよい。アニール処理の場合は、スパッタエッチング時による絶縁膜20の 損失や、電子によるゲート酸化膜10のチャージングダメージを防ぐことができ る。

[0063]

次に、図28および図29に示すように、ウェハ1上にバリア導体膜22A(第1 導電性膜)となる、たとえばTaN (窒化タンタル)膜を、タンタルターゲ ットをアルゴン/窒素混合雰囲気中にて反応性スパッタリングを行なうことで堆 積する。なお、図28中においては、配線溝21内に埋め込み配線を形成する工 程をわかりやすくするために、バリア導体膜22Aの図示を省略している。この TaN膜の堆積は、後の工程において堆積するCu (銅)膜の密着性の向上およ びCuの拡散防止のために行うもので、その膜厚は30nm程度である。なお、 本実施の形態1においてはバリア導体膜22AとしてTaN膜を例示するが、T a (タンタル)等の金属膜、TiN (窒化チタン)膜あるいは金属膜と窒化膜と の積層膜等であってもよい。バリア導体膜がTa、TaNの場合にはTiNを用 いた場合よりCu膜との密着性がよい。また、バリア導体膜22AがTiN膜の 場合、この後の工程であるCu膜の形成直前にTiN膜の表面をスパッタエッチ ングすることも可能である。このようなスパッタエッチングにより、TiN膜の 表面に吸着した水、酸素分子等を除去し、Cu膜の接着性を改善することができ る。この技術は、特に、TiN膜の堆積後、真空破壊して表面を大気に曝し、銅 膜を形成する場合に効果が大きい。なお、この技術はTiN膜に限られず、Ta N膜においても、効果の差こそあるが有効である。

[0064]

続いて、シード膜となる、たとえばCu膜または銅合金膜を長距離スパッタリング法によって堆積する(図示せず)。シード膜を銅合金膜とする場合には、その合金中にCuを80重量パーセント程度以上含むようにする。このシード膜の膜厚は、配線溝21の内部を除いたバリア導体膜22Aの表面において1000Å~2000Å程度、好ましくは1500Å程度となるようにする。本実施の形態においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Cuスパッタリング原子をイオン化することでスパッタリングの指向性を

髙めるイオン化スパッタリング法を用いてもよい。

[0065]

続いて、シード膜が堆積されたウェハ1の全面に、たとえばCu膜を配線溝21を埋め込むように形成し、このCu膜とシード膜とを合わせて導電性膜22B(第1導電性膜)とする。配線溝21を埋め込むCu膜は、たとえば電解めっき法にて形成し、めっき液としては、たとえばH2S〇4(硫酸)に10%のCuS〇4(硫酸銅)およびCu膜のカバレージ向上用の添加剤を加えたものを用いる。このCu膜の形成に電解めっき法を用いた場合、Cu膜の成長速度を電気的に制御できるので、配線溝21の内部における導電性膜22Bのカバレージを向上することができる。なお、本実施の形態においては、導電性膜22Bの堆積に電解めっき法を用いる場合を例示しているが、無電解めっき法を用いてもよい。無電解めっき法を用いた場合、電圧印加を必要としないので、電圧印加に起因するウェハ1のダメージを、電解めっき法を用いた場合よりも低減することができる

[0066]

また、導電性膜22Bを形成する工程に続けて、アニール処理によってそのC u膜を流動化させることにより、導電性膜22Bの配線溝21への埋め込み性を さらに向上させることもできる。

[0067]

次に、図30に示すように、ウェハ1のエッジにおけるバリア導体膜22Aおよび導電性膜22Bを除去する。この除去工程は、前述したウェハ1のエッジにおける酸化シリコン膜2および窒化シリコン膜3を除去する工程と同様に、研磨ドラム4A~4C(図4~図7参照)を用いて行うことができる。これにより、ウェハ1のエッジにバリア導体膜22Aおよび導電性膜22Bが残ることを防ぐことができる。すなわち、後述するのCMP工程後に、ウェハ1のエッジにおいて研磨残りしたバリア導体膜22Aおよび導電性膜22Bが剥離して、ウェハ1に再度付着することにより、本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。また、Cuはウェハ1中に拡散すると、nMISQnのゲート耐圧を低下させてしまうのが、上記したようにウェハ1

のエッジの導電性膜 2 2 B を除去することにより、ウェハ 1 のエッジに堆積した 余分なC u (導電性膜 2 2 B)がウェハ 1 中に拡散することを防ぐことができる

[0068]

ところで、上記シード膜はスパッタリング法にて形成することを記した。スパッタリング法を用いた場合、Cu原子が下地の絶縁膜20にも打ち込まれてしまう。そのため、上記のバリア導体膜22Aおよび導電性膜22Bの除去工程においては、その下地の絶縁膜20も50nm程度除去することが好ましい。これにより、ウェハ1のエッジに堆積した余分なCu(導電性膜22B)がウェハ1中に拡散することをさらに確実に防ぐことができる。また、本実施の形態1では、上記導電性膜22Bをめっき法にて形成する場合について例示したが、スパッタリング法を用いて形成してもよい。スパッタリング法を用いた場合には、Cu原子がさらに絶縁膜20に打ち込まれてしまうことから、上記したウェハ1のエッジにおける導電性膜22Bの下地の絶縁膜20を除去する工程は、さらに有効な手段とすることができる。

[0069]

次に、図31および図32に示すように、たとえばCMP法により、チップ領域(図14参照)の絶縁膜20の表面を研磨終点として絶縁膜20上の余分なバリア導体膜22Aおよび導電性膜22Bを研磨し、配線溝21内にバリア導体膜22Aおよび導電性膜22Bを残すことで埋め込み配線22(第1配線)を形成する。

[0070]

続いて、たとえば 0. 1%アンモニア水溶液と純水とを用いた 2 段階のブラシスクラブ洗浄により、ウェハ1の表面に付着した研磨砥粒および Cuを除去した後、図33に示すように、埋め込み配線 22 および絶縁膜 20上に窒化シリコン膜を堆積してバリア絶縁膜 23 Aを形成する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50 nmとする。バリア絶縁膜 23 Aは、導電性膜 22 Bである Cuの拡散を抑制する機能を有する。これにより、バリア導体膜 22 Aとともに酸化シリコン膜 16、絶縁膜 20

および後の工程でバリア絶縁膜23A上に形成する絶縁膜への銅の拡散を防止し、それらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、バリア絶縁膜23Aは、後の工程において、エッチングを行なう際のエッチストッパ層としても機能する。

[0071]

次に、バリア絶縁膜23Aの表面に、膜厚が約400nmの絶縁膜23Bを堆積する。この絶縁膜23Bは、たとえばフッ素を添加したCVD酸化膜などのSiOF膜とする。絶縁膜23BとしてSiOF膜を用いた場合には、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。

[0072]

次に、絶縁膜23Bの表面に、たとえばプラズマCVD法にて窒化シリコン膜を堆積し、膜厚が約50nmのエッチストッパ膜23Cを堆積する。このエッチストッパ膜23Cは、後の工程でエッチストッパ膜23C上に堆積する絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり加工寸法精度が劣化したりすることを回避するためのものである。

[0073]

続いて、エッチストッパ膜23Cの表面に、たとえばSiOF膜を堆積して絶縁膜23Dとし、バリア絶縁膜23A、絶縁膜23B、エッチストッパ膜23C および絶縁膜23Dを合わせて絶縁膜23(第4絶縁膜)とする。絶縁膜23D はCVD法により堆積し、その膜厚は、たとえば300nm程度とする。この絶縁膜23Dは、絶縁膜23Bと同様に半導体集積回路装置の配線の総合的な誘電率を下げる機能を有し、配線遅延を改善することができる。

[0074]

この後、上記研磨ドラム4A~4C(図4~図7参照)を用いて、ウェハ1の エッジを研磨することにより、ウェハ1のエッジに堆積している絶縁膜23を除 去してもよい。これにより、ウェハ1のエッジにおいて絶縁膜23が剥離する可 能性をなくすことができる。すなわち、その剥離した絶縁膜23が異物となり、 本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを未然に 防ぐことができる。

[0075]

次に、絶縁膜23Dを、たとえばCMP法で研磨することにより、その表面を 平坦化した後、図34に示すように、下層配線である埋め込み配線22と、後の 工程にて形成する上層配線とを接続するための接続孔24Aを形成する。接続孔 24Aは、フォトリソグラフィ工程により、絶縁膜23D上に埋め込み配線22 と接続するための接続孔パターンと同一形状のフォトレジスト膜を形成し、それ をマスクとしてドライエッチングすることにより接続孔パターンを形成する。続いて、フォトレジスト膜を除去し、絶縁膜23D上にフォトリソグラフィ工程に より、配線溝パターンと同一形状のフォトレジスト膜を形成し、それをマスクと してドライエッチングすることにより配線溝24Bを形成する。なお、上記のウェハ1のエッジに堆積している絶縁膜23を除去する工程は、絶縁膜23Dの表 面を平坦化する工程の後もしくは接続孔24Aおよび配線溝24Bを形成する工程の後としてもよい。

[0076]

続いて、配線溝21の底部に露出したプラグ18の表面の反応層を除去するために行ったスパッタエッチング工程と同様の工程により、接続孔24Aの底部に露出した埋め込み配線22の表面の反応層を除去するためのスパッタエッチングを行う。このときのスパッタエッチング量は、P-TEOS膜に換算して20Å~180Å程度、好ましくは100Å程度とする。

[0077]

次に、図35に示すように、バリア導体膜22A(図29参照)であるTaN膜を堆積した工程と同様の工程により、ウェハ1上にバリア導体膜25AとなるTaN膜を堆積する。本実施の形態1においては、バリア導体膜25AとしてTaN膜を例示したが、バリア導体膜22Aの場合と同様に、Ta等の金属膜、TiN膜あるいは金属膜と窒化膜との積層膜等であってもよい。

[0078]

続いて、導電性膜22Bを形成する際のシード膜と同様のシード膜となる、たとえばCu膜または銅合金膜を長距離スパッタリング法またはイオン化スパッタ

リング法などによって堆積する(図示せず)。その後、シード膜が堆積されたウェハ1の全面に、配線溝21を埋め込む導電性膜22BとなったCu膜を堆積した工程と同様の工程により、たとえばCu膜を接続孔24Aおよび配線溝24Bを埋め込むように堆積し、このCu膜とシード膜とを合わせて導電性膜25Bとする。導電性膜25Bを形成した後に、アニール処理によってそのCu膜を流動化させることにより、導電性膜25Bの接続孔24Aおよび配線溝24Bへの埋め込み性をさらに向上させることもできる。

[0079]

次に、ウェハ1のエッジにおけるバリア導体膜22Aおよび導電性膜22Bを除去した工程(図30参照)と同様の工程により、ウェハ1のエッジにおけるバリア導体膜25Aおよび導電性膜25Bを除去する。これにより、後述するCMP工程後に、ウェハ1のエッジにおいて研磨残りしたバリア導体膜25Aおよび導電性膜25Bが剥離して、ウェハ1に再度付着することにより、本実施の形態1の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。また、Cuはウェハ1中に拡散すると、nMISQnのゲート耐圧を低下させてしまうのが、上記したようにウェハ1のエッジの導電性膜25Bを除去することにより、ウェハ1のエッジに堆積した余分なCu(導電性膜25B)がウェハ1中に拡散することを防ぐことができる。

[0080]

また、上記シード膜を堆積する際に下地の絶縁膜23DにもCu原子が打ち込まれてしまっていることから、その下地の絶縁膜23Dも50nm程度除去することが好ましい。これにより、ウェハ1のエッジに堆積した余分なCu(導電性膜25B)がウェハ1中に拡散することをさらに確実に防ぐことができる。また、本実施の形態1では、上記導電性膜25Bをめっき法にて形成する場合について例示したが、スパッタリング法を用いて形成してもよい。スパッタリング法を用いた場合には、Cu原子がさらに絶縁膜23Dに打ち込まれてしまうことから、上記したウェハ1のエッジにおける導電性膜25Bの下地の絶縁膜23Dを除去する工程は、さらに有効な手段とすることができる。

[0081]

次に、絶縁膜23D上の余分なバリア導体膜25Aおよび導電性膜25Bを除去し、接続孔24Aおよび配線溝24Bの内部にバリア導体膜25Aおよび導電性膜25Bを残すことで埋め込み配線25を形成する。バリア導体膜25Aおよび導電性膜25Bの除去は、たとえばCMP法を用いた研磨により行う。

[0082]

続いて、たとえば 0. 1%アンモニア水溶液と純水とを用いた 2 段階のブラシスクラブ洗浄により、ウェハ1の表面に付着した研磨砥粒および C u を除去して、本実施の形態の半導体集積回路装置を製造する。なお、図 3 3 ~ 図 3 5 を用いて説明した工程と同様の工程により、埋め込み配線 2 5 の上部にさらに多層に配線を形成してもよい。

[0083]

(実施の形態2)

本実施の形態2は、ウェハのエッジにおける除去対象の薄膜を、除去工程前に パターニングするものである。その他の部材および製造工程については前記実施 の形態1と同様である。

[0084]

本実施の形態2の半導体集積回路装置の製造方法は、前記実施の形態1において図1および図2を用いて説明した工程までは同様である。

[0085]

次に、図36に示すように、ウェハ1上にフォトレジスト膜5を塗布した後、マスクを用いた露光処理によりそのフォトレジスト膜5をパターニングする。続いて、図37に示すように、そのフォトレジスト膜5をマスクにしたドライエッチングにより、素子分離領域の窒化シリコン膜3と酸化シリコン膜2とを除去する。続いて、窒化シリコン膜3をマスクにしたドライエッチングで素子分離領域のウェハ1に深さ350nm程度の溝6を形成する。

[0086]

次に、図38に示すように、エッチングで溝6の内壁に生じたダメージ層を除去するために、ウェハ1を1000℃程度で熱処理して溝6の内壁に膜厚10nm程度の薄い酸化シリコン膜7を形成する。続いて、ウェハ1上に膜厚380n

m程度の酸化シリコン膜8をCVD法で堆積し、次いで酸化シリコン膜8の膜質を改善するために、ウェハ1を熱処理して酸化シリコン膜8をデンシファイ (焼き締め) する。

[0087]

次に、図39に示すように、窒化シリコン膜3をストッパに用いたCMP法で酸化シリコン膜8を研磨して溝6の内部に残すことにより、表面が平坦化された素子分離溝を形成する。続いて、図40に示すように、たとえば前記実施の形態1において図4~図7を用いて説明した研磨ドラム4A~4Cを用い、ウェハ1のエッジにおける酸化シリコン膜8をその下部の窒化シリコン膜3が現れるまで除去する。

[0088]

続いて、図41に示すように、熱リン酸を用いたウェットエッチングでウェハ 1上に残った窒化シリコン膜3および酸化シリコン膜2を除去する。この時、ウェハ1のエッジにおいては窒化シリコン膜3の表面が現れていることから、ウェハ1の全面において窒化シリコン膜3および酸化シリコン膜2を除去することができる。これにより、後の洗浄工程において、その窒化シリコン膜3および酸化シリコン膜2が剥離して異物となることを防ぐことができる。

[0089]

次に、前記実施の形態1において図23~図29を用いて説明した工程と同様の工程を経た後、図42に示すように、たとえばCMP法を用いた研磨により絶縁膜20上の余分なバリア導体膜22A(図29参照)および導電性膜22B(図29参照)を除去し、配線溝21内にバリア導体膜22Aおよび導電性膜22Bを残すことで埋め込み配線22を形成する。

[0090]

次に、図43に示すように、たとえば前記実施の形態1において図4~図7を 用いて説明した研磨ドラム4A~4Cを用い、ウェハ1のエッジにおけるバリア 導体膜22Aおよび導電性膜22Bを除去する。これにより、ウェハ1のエッジ にバリア導体膜22Aおよび導電性膜22Bが残ることを防ぐことができる。す なわち、ウェハ1のエッジにおいて研磨残りしたバリア導体膜22Aおよび導電 性膜22Bが剥離して、ウェハ1に再度付着することによる、本実施の形態2の 半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。

[0091]

その後、前記実施の形態1にて図33~図35を用いて説明した工程と同様の工程により本実施の形態2の半導体集積回路装置を製造する。なお、前記実施の形態1においては、絶縁膜23D(図33参照)の表面を平坦化する前にウェハ1のエッジに堆積している絶縁膜23(図33参照)を除去する場合を例示したが、この絶縁膜23の除去工程は、接続孔24Aおよび配線溝24Bを形成した後であり、バリア導体膜25A(図35参照)を堆積する前であってもよい。また、前記実施の形態1においては、絶縁膜23D上の余分なバリア導体膜25Aおよび導電性膜25B(図35参照)をCMP法により除去する工程の前に、ウェハ1のエッジに堆積している絶縁膜23(図33参照)を除去する場合を例示したが、そのバリア導体膜25Aおよび導電性膜25B(図35参照)をCMP法により除去する場合を例示したが、そのバリア導体膜25Aおよび導電性膜25B(図35参照)をCMP法により除去した後であってもよい。

[0092]

(実施の形態3)

本実施の形態3の半導体集積回路装置の製造方法は、たとえばA1 (アルミニウム)またはアルミニウム合金などから形成された配線を有する半導体集積回路 装置の製造方法に本発明を適用したものである。

[0093]

本実施の形態3の半導体集積回路装置の製造方法は、前記実施の形態1において図1~図25を用いて説明した工程までは同様である。

[0094]

その後、図44および図45に示すように、ウェハ1上にスパッタリング法にて、たとえばTiNなどの導電性膜22C(第1導電性膜)を堆積する。なお、図44中においては、酸化シリコン膜16上に配線を形成する工程をわかりやすくするために、導電性膜22Cの図示を省略している。

[0095]

続いて、導電性膜22Cの表面に、たとえばA1などの導電性膜22D(第1

導電性膜)を堆積する。さらに続けて、その導電性膜22Dの表面に、たとえば TiNなどの導電性膜22Eを堆積する。この導電性膜22Eは、導電性膜22 C、導電性膜22Dおよび導電性膜22E(第1導電性膜)をフォトリソグラフィエ程によりパターニングする際に、光の乱反射を防ぐ機能を有する。導電性膜22Dおよび導電性膜22Eの堆積は、たとえばスパッタリング法にて行う。

[0096]

次に、図46に示すように、たとえば前記実施の形態1において図4~図7を用いて説明した研磨ドラム4A~4Cを用い、ウェハ1のエッジにおける導電性膜22C~22Eを除去する。これにより、ウェハ1のエッジに導電性膜22C~22Eが残ることを防ぐことができる。すなわち、ウェハ1のエッジにおいて研磨残りした導電性膜22C~22Eが剥離して、ウェハ1に再度付着することによる、本実施の形態3の半導体集積回路装置の歩留りを低下させてしまうことを防ぐことができる。

[0097]

次に、図47および図48に示すように、導電性膜22C~22Eをドライエッチング技術を用いて加工し、配線22Fを形成し、本実施の形態3の半導体集積回路装置を製造する。なお、本実施の形態3においては、配線22Fを形成する前にウェハ1のエッジに堆積している導電性膜22C~22Eを除去する場合を例示したが、この導電性膜22C~22Eの除去工程は、配線22Fを形成した後であってもよい。

[0098]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

[0099]

たとえば、前記実施の形態においては、ウェハのエッジを研磨する研磨ドラムは3個である場合を例示したが、3個以上の研磨ドラムを用いてもよい。

[0100]

また、前記実施の形態においては、研磨ドラムを用いてウェハのエッジを研磨

する場合について例示したが、ウェハのエッジの輪郭が型取りしてある砥石、または有機系樹脂にスラリを埋め込むことにより製造された研磨用テープを用いて 研磨してもよい。

[0101]

また、前記実施の形態においては、p型ウェルにnMISが形成された半導体 集積回路装置の製造方法について例示したが、n型ウェルにpMISが形成され た半導体集積回路装置の製造方法に適用してもよい。

[0102]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

- (1) ウェハのエッジにおいて形成された薄膜を除去するので、その薄膜が剥離して再度ウェハに付着することに起因する半導体集積回路装置の歩留りの低下を防ぐことができる。
- (2) ウェハのエッジの形状、およびウェハのエッジにおける除去対象の薄膜の成膜状態に応じて、ウェハと研磨ドラムとが接触する角度および研磨ドラムの最適な研磨速度を設定することができるので、ウェハのエッジ全域においてその薄膜を除去することができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態である半導体集積回路装置の製造方法の一例を示した要部断面図である。

【図2】

図1に示したウェハの素子形成面付近を拡大して示した要部断面図である。

【図3】

図1に続く半導体集積回路装置の製造工程中の要部断面図である。

【図4】

研磨ドラムを用いたウェハのエッジの研磨工程を説明する平面図である

【図5】

図4に示した研磨ドラムの1個とウェハのエッジとが接触する角度を説明する 要部断面図である。

【図6】

図4に示した研磨ドラムの1個とウェハのエッジとが接触する角度を説明する 要部断面図である。

【図7】

図4に示した研磨ドラムの1個とウェハのエッジとが接触する角度を説明する 要部断面図である。

【図8】

ウェハのエッジの形状の違いを説明する要部断面図である。

【図9】

ウェハのエッジの形状の違いを説明する要部断面図である。

【図10】

ウェハ上に成膜した薄膜の成膜状態の違いを説明する要部断面図である。

【図11】

ウェハ上に成膜した薄膜の成膜状態の違いを説明する要部断面図である。

【図12】

図3に続く半導体集積回路装置の製造工程中の要部断面図である。

【図13】

図12に示したウェハの素子形成面付近を拡大して示した要部断面図である。

【図14】

図1に示したウェハの素子形成面において、チップを取得できるチップ領域と その周囲のダミー露光領域とを説明する平面図である。

【図15】

図12に続く半導体集積回路装置の製造工程中の要部断面図である。

【図16】

図13に続く半導体集積回路装置の製造工程中の要部断面図である。

【図17】

図15に続く半導体集積回路装置の製造工程中の要部断面図である。

【図18】

図16に続く半導体集積回路装置の製造工程中の要部断面図である。 【図19】

図17に続く半導体集積回路装置の製造工程中の要部断面図である。 【図20】

図18に続く半導体集積回路装置の製造工程中の要部断面図である。 【図21】

図19に続く半導体集積回路装置の製造工程中の要部断面図である。 【図22】

図20に続く半導体集積回路装置の製造工程中の要部断面図である。 【図23】

図22に続く半導体集積回路装置の製造工程中の要部断面図である。 【図24】

図23に続く半導体集積回路装置の製造工程中の要部断面図である。 【図25】

図24に続く半導体集積回路装置の製造工程中の要部断面図である。 【図26】

図25に続く半導体集積回路装置の製造工程中の要部断面図である。 【図27】

本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。

【図28】

図27に続く半導体集積回路装置の製造工程中の要部断面図である。 【図29】

図26に続く半導体集積回路装置の製造工程中の要部断面図である。 【図30】

図28に続く半導体集積回路装置の製造工程中の要部断面図である。 【図31】

図30に続く半導体集積回路装置の製造工程中の要部断面図である。

【図32】

本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。

【図33】

図32に続く半導体集積回路装置の製造工程中の要部断面図である。

【図34】

図33に続く半導体集積回路装置の製造工程中の要部断面図である。

【図35】

図34に続く半導体集積回路装置の製造工程中の要部断面図である。

【図36】

本発明の他の実施の形態である半導体集積回路装置の製造方法の一例を示した要部断面図である。

【図37】

図36に続く半導体集積回路装置の製造工程中の要部断面図である。

【図38】

図37に続く半導体集積回路装置の製造工程中の要部断面図である。

【図39】

図38に続く半導体集積回路装置の製造工程中の要部断面図である。

【図40】

図39に続く半導体集積回路装置の製造工程中の要部断面図である。

【図41】

図40に続く半導体集積回路装置の製造工程中の要部断面図である。

【図42】

本発明の他の実施の形態である半導体集積回路装置の製造工程中の要部断面図である。

【図43】

図42に続く半導体集積回路装置の製造工程中の要部断面図である。

【図44】

本発明のさらに他の実施の形態である半導体集積回路装置の製造方法の一例を

示した要部断面図である。

【図45】

図44に示したウェハの素子形成面付近を拡大して示した要部断面図である。

【図46】

図44に続く半導体集積回路装置の製造工程中の要部断面図である。

【図47】

図46に続く半導体集積回路装置の製造工程中の要部断面図である。

【図48】

本発明のさらに他の実施の形態である半導体集積回路装置の製造工程中の要部断面図である。

【符号の説明】

- 1 ウェハ
- 2 酸化シリコン膜 (第1絶縁膜)
- 3 窒化シリコン膜 (第1絶縁膜)

4A~4C 研磨ドラム(研磨手段)

- 5 フォトレジスト膜
- 6 灌
- 7 酸化シリコン膜
- 8 酸化シリコン膜 (第2 絶縁膜)
- 9 p型ウェル
- 10 ゲート酸化膜
- 11 ゲート電極
- 12 キャップ絶縁膜
- 13 n 型半導体領域
- 14 サイドウォールスペーサ
- 15 n⁺型半導体領域(ソース、ドレイン)
- 16 酸化シリコン膜
- 17 接続孔
- 18 プラグ


特2001-118413

- 18A バリア導体膜
- 18B 導電性膜
 - 19 エッチストッパ膜(第3絶縁膜)
 - 20 絶縁膜(第3絶縁膜)
 - 21 配線溝
 - 22 埋め込み配線 (第1配線)
- 22A バリア導体膜 (第1導電性膜)
- 22B~22E 導電性膜 (第1導電性膜)
- 22F 配線
- 23 絶縁膜(第4絶縁膜)
- 23A バリア絶縁膜
- 23B 絶縁膜
- 23C エッチストッパ膜
- 23D 絶縁膜
- 24A 接続孔
- 24B 配線溝
 - 25 埋め込み配線
- 25A バリア導体膜
- 25B 導電性膜
 - A1 チップ領域
 - A2 ダミー露光領域
 - Qn nMIS
 - T1 薄膜

【書類名】 図面


【図1】

図 1




【図2】

2 2




【図3】

Ø 3




【図4】

Ø 4




1:ウェハ 4A~4C:研磨ドラム(研磨手段)


【図5】



【図6】




【図7】




【図8】

Z 8




【図9】

Ø 9




【図10】

図 10




【図11】

図 11




【図12】

図 12




【図13】

図 13




【図14】

Z 14




【図15】

図 15




【図16】

図 16




【図17】

図 17




【図18】

Z 18




【図19】

図 19




【図20】

図 20




【図21】

21




【図22】

図 22




【図23】

図 23




【図24】

Z 24




【図25】

図 25




【図26】






【図27】




【図28】

Z 28




【図29】

29




【図30】

Ø 30




【図31】

Z 31




【図32】


Z 32



[図33]




【図34】




【図35】






[図36]

図 36




【図37】

図 37




【図38】

38




【図39】

Ø 39




【図40】

Z 40




【図41】

Z 41




【図42】






【図43】






【図44】

Z 44




【図45】

図 45




【図46】

2 46




【図47】

2 47



【図48】

Z 48



【書類名】 要約書

【要約】

【課題】 ウェハのエッジにおける薄膜の剥離に起因する異物の発生を防ぐ。

【解決手段】 たとえば3個の研磨ドラム4A~4Cを用いてウェハ1のエッジの全域を研磨する。研磨ドラム4Aは相対的にウェハ1のエッジの上面側を研磨し、研磨ドラム4Bは相対的にウェハ1のエッジの中央を研磨し、研磨ドラム4Cは相対的にウェハ1のエッジの下面を研磨する。

【選択図】 図4

出 願 人 履 歴 情 報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所